河北大学
FPGA培训初级培训班(至芯FPGA培训中心)
- unbj LV.工兵
- 2010/8/4 13:39:54
FPGA培训初级培训班(至芯FPGA培训中心)
课程介绍
FPGA培训Altera初级研修班是针对于FPGA设计技术初学者的课程。课程不仅是对FPGA结构资源和设计流程的描述，更重要的是对FPGA结构资源、设计流程和设计工具的归纳、总结与升华，让学习者能够透过表面现象看到FPGA设计技术的实质，通过FPGA培训初级研修班学习者会更快速进入FPGA设计领域，进而为掌握FPGA高级设计技术打下基础。
课程对象
本FPGA培训课程适合于使用FPGA器件进行科研和产品开发的具有初级水平的工程技术人员和教师，也适合于有志于从事FPGA设计工作，期望涉足FPGA领域的相关人员。参加学习的学员只需要具有数字电路的基础知识即可完成本课程的学习。
课程费用
2500元，学生2000元(需本人有效学生证件)
获得技能
掌握FPGA设计流程，掌握ISE/Quartus的使用
掌握Verilog HDL设计的精华有限状态机FSM设计方法，掌握RTL设计方法
掌握FPGA在线逻辑分析仪ChipScope/SignalTap及嵌入式内核MicroBlaze/NoisII的使用方法及思想
掌握Verilog HDL语法结构，组合逻辑和时序逻辑电路的设计方法，同时熟练掌握modelsim仿真工具的应用及Synplify综合工具的应用，及这两种工具配合ISE/Quartus进行FPGA设计
课程大纲
第一阶段：FPGA的工艺结构及其特点； FPGA设计方法及思想，及在工程开发中FPGA芯片的选型策略及原则； FPGA设计流程教学，围绕开发工具进行；
第二阶段：Verilog HDL基本结构、数据类型、赋值语句及块语句等； Verilog HDL实现组合逻辑电路； Verilog HDL实现时序逻辑电路； Verilog HDL设计技巧；
第三阶段：task和function的应用；调用系统任务和常用编译预处理语句； Top-Down设计思想训练；可综合风格的RTL设计；
第四阶段：有限状态机FSM设计思想；状态机编码学习，对照不同编码风格；状态机的设计风格；状态机验证；
第五阶段：在线逻辑分析仪ChipScope/SignalTap的原理及使用方法、技巧；嵌入式内核MicroBlaze/NoisII的原理及使用方法、技巧； ChipScope/SignalTap应用实验；
授课方法：
FPGA培训班采用理论与上机实践同步的专题讲解，结合交流、讨论、案例分析等互动的方式。
报名须知
参加FPGA培训班的学员请务必写明姓名、性别、工作单位、联系电话等相关信息，发送至E-mail: zxopen@126.com fpgaw@zxopen.com
主管单位：中国电子学会
主办单位：至芯FPGA创新中心
支持单位：Altera 北京大学 清华大学
网络支持：FPGAW论坛 http://www.fpgaw.com
报名热线：(010)62670708
E-mail: zxopen@126.com fpgaw@zxopen.com
详情：http://www.zxopen.com
课程介绍
FPGA培训Altera初级研修班是针对于FPGA设计技术初学者的课程。课程不仅是对FPGA结构资源和设计流程的描述，更重要的是对FPGA结构资源、设计流程和设计工具的归纳、总结与升华，让学习者能够透过表面现象看到FPGA设计技术的实质，通过FPGA培训初级研修班学习者会更快速进入FPGA设计领域，进而为掌握FPGA高级设计技术打下基础。
课程对象
本FPGA培训课程适合于使用FPGA器件进行科研和产品开发的具有初级水平的工程技术人员和教师，也适合于有志于从事FPGA设计工作，期望涉足FPGA领域的相关人员。参加学习的学员只需要具有数字电路的基础知识即可完成本课程的学习。
课程费用
2500元，学生2000元(需本人有效学生证件)
获得技能
掌握FPGA设计流程，掌握ISE/Quartus的使用
掌握Verilog HDL设计的精华有限状态机FSM设计方法，掌握RTL设计方法
掌握FPGA在线逻辑分析仪ChipScope/SignalTap及嵌入式内核MicroBlaze/NoisII的使用方法及思想
掌握Verilog HDL语法结构，组合逻辑和时序逻辑电路的设计方法，同时熟练掌握modelsim仿真工具的应用及Synplify综合工具的应用，及这两种工具配合ISE/Quartus进行FPGA设计
课程大纲
第一阶段：FPGA的工艺结构及其特点； FPGA设计方法及思想，及在工程开发中FPGA芯片的选型策略及原则； FPGA设计流程教学，围绕开发工具进行；
第二阶段：Verilog HDL基本结构、数据类型、赋值语句及块语句等； Verilog HDL实现组合逻辑电路； Verilog HDL实现时序逻辑电路； Verilog HDL设计技巧；
第三阶段：task和function的应用；调用系统任务和常用编译预处理语句； Top-Down设计思想训练；可综合风格的RTL设计；
第四阶段：有限状态机FSM设计思想；状态机编码学习，对照不同编码风格；状态机的设计风格；状态机验证；
第五阶段：在线逻辑分析仪ChipScope/SignalTap的原理及使用方法、技巧；嵌入式内核MicroBlaze/NoisII的原理及使用方法、技巧； ChipScope/SignalTap应用实验；
授课方法：
FPGA培训班采用理论与上机实践同步的专题讲解，结合交流、讨论、案例分析等互动的方式。
报名须知
参加FPGA培训班的学员请务必写明姓名、性别、工作单位、联系电话等相关信息，发送至E-mail: zxopen@126.com fpgaw@zxopen.com
主管单位：中国电子学会
主办单位：至芯FPGA创新中心
支持单位：Altera 北京大学 清华大学
网络支持：FPGAW论坛 http://www.fpgaw.com
报名热线：(010)62670708
E-mail: zxopen@126.com fpgaw@zxopen.com
详情：http://www.zxopen.com